2.5 布线

布线阶段主要完成绕线、时序优化、物理验证，具体流程图如图2-24所示。首先设置非默认的设计规则，对特定的信号线指定对应的设计规则。完成绕线后，进行时序优化。对于不满足时序要求的路径，分析其原因并进行修复。其中时序优化的步骤分为两步，先不考虑串扰的问题，对时序进行优化；在时序满足要求后考虑信号间的串扰，进行时序的二次优化。时序满足要求后，进行填充单元的添加，然后进行初步的物理验证。

2.5.1 非常规的设计规则

通常信号线在各个金属层的宽度都采用默认的最小宽度，保证了充足的绕线资源。但在特定情况下，连线延时过大时，需要通过减小电阻的方式来减少延时，并且需要针对这类连线采用非常规的设计规则（non-default design rule，NDR）。或者，如果连线之间的耦合电容过大，则需要通过增加线与线的间距来减小耦合电容，并且也需要类似的非常规的设计规则。

2.5.2 屏蔽

在时序违例的很多情况中，由于信号之间发生串扰导致信号传输产生延迟，进而导致时序违例。为了能够有效解决串扰的问题，通常会在关键信号的绕线两边添加屏蔽（shielding），如图2-25所示。屏蔽线的宽度通常为每层金属的最小线宽。屏蔽线和关键信号绕线的间距由设计规则决定。屏蔽线一般连接地信号。在绕线之前，提前设置需要屏蔽的关键信号以及屏蔽的基本属性；在绕线时根据关键信号的绕线走向在其两边留出绕线资源供屏蔽线使用，并将屏蔽线和最近的电源网络连接起来。

2.5.3 天线效应

1.天线效应的定义

在深亚微米集成电路加工工艺中，刻蚀是图形转移的关键步骤之一。常用的刻蚀技术为基于等离子技术的离子刻蚀工艺，如反应离子刻蚀。在刻蚀过程中会产生游离电荷，当刻蚀用于导电的层（金属或多晶硅）时，裸露的导体表面就会收集游离电荷。通常所积累的电荷多少与其暴露在等离子束下的导体面积呈正比。如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成F-N隧穿电流的泄放电荷，当积累的电荷超过一定数量时，这种F-N电流会损伤栅氧化层，从而使器件甚至整个芯片的可靠性严重降低，寿命大大缩短。

2.天线效应的解决办法

（1）跳线。跳线即打断存在天线效应（antenna effect）的金属层，通过通孔连接到上下层，再连接到当前层。通常分为“向上跳线”和“向下跳线”两种方式，如图2-26所示。这种方法通过改变金属布线的所在金属层来解决天线效应，但同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线层次变化和通孔的数量。在版图设计中，在低层金属里出现天线效应，一般可采用向上跳线的方法消除。但当最高层出现天线效应时，通常采用反偏二极管。

（2）添加反偏二极管。通过给直接连接到栅极的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路，累积电荷就不会对栅氧化层构成威胁，从而消除了天线效应。当金属层位置有足够空间时，可直接加上二极管，遇到布线阻碍或金属层位于禁止区域时，就需要通过通孔将金属线延伸到附近有足够空间的地方，插入二极管。

（3）插入缓冲器。对于较长走线上的天线效应，可通过插入缓冲器切断长线来消除天线效应。

在实际设计中，考虑到性能和面积及其他因素要求的折中，常常将这三种方法结合使用来消除天线效应。