第2章 集成电路物理设计

集成电路物理设计是以性能、功耗和面积为考量指标，将电路网表文件及约束文件转换为可用于制造的版图文件的过程。在早期，芯片的物理设计可以通过人工定制完成，但随着芯片中晶体管的规模越来越大，尤其是数字电路的物理设计是基于标准单元的层次化设计，这就为电子设计自动化（electronic design automation，EDA）软件提供了良好的环境。在EDA软件的辅助下，工程师的精力不必放在每一个标准单元的位置摆放上，尤其是那些非关键的时序路径；工程师可以更有针对性地关注芯片的整体布图，规划电源网络，以及提供给EDA软件有效约束之后指导软件自动布局布线（place and route），分析关键的时序路径，给出定制化的方案，从而使得芯片的物理设计能够更快地收敛，缩短整个设计过程的周期，降低芯片的设计成本。物理设计中最为关心的三个参数是性能（performance）、功耗（power）和面积（area），简称PPA。

数字电路物理设计流程如图2-1所示，包括了设计导入、布图（floorplan）与电源规划、布局、时钟树综合（clock tree synthesis，CTS）、布线和签核（时序签核、功耗签核和物理验证）。本章在简单介绍各个步骤的基础上，将着重介绍实际的设计过程中各阶段所采用的方法，如电源网络的设计、静态随机存取存储器（static random-access memory，SRAM）相关锁存器的位置摆放、有用时钟偏差（useful skew）、非常规设计规则、减少串扰的方法等。

常见的物理设计EDA软件包括物理设计工具、时序签核工具、功耗签核工具和物理验证签核工具等，见表2-1。